®日本国特許庁(JP)

① 特許出願公開

@公開特許公報(A)

昭63-298174

@Int Cl.4

識別記号

庁内整理番号

49公開 昭和63年(1988)12月5日

G 01 R 31/28 H 01 L 21/66 H-6912-2G Z-6851-5F

審査請求 未請求 発明の数 1 (全6頁)

の発明の名称

ICテストシステム

②特 願 昭62-133811

公出 願 昭62(1987)5月29日

⑫発 明 者 植田

基 夫

東京都練馬区旭町1丁目32番1号 株式会社アドバンテス

ト内

東京都練馬区旭町1丁目32番1号 株式会社アドバンテス

卜内

東京都練馬区旭町1丁目32番1号 株式会社アドバンテス

卜内

の出 願 人 株式会社 アドバンテ

東京都練馬区旭町1丁目32番1号

スト

砂代 理 人 弁理士 草 野 卓

明 知 報 書

1. 発明の名称

ICテストシステム

2. 特許請求の範囲

(i) テストプログラムの実行を制御する上位の処理物質と、

その上位の処理装置により 制御され、テストプログラムを行単位でモジュールアクセスする命令、テストステータスを更新する命令を実行する下位の複数の処理装置と、

それら下位の処理装置のいずれかにより制御され、命令の実行に伴って被試験素子に対する試験信号の発生、被試験素子の出力信号の瀕定を行う複数のハードウェアモジュールとから成るICテストシステム。

3. 発明の詳細な説明

「産業上の利用分野」

この発明は多数の入出力増子を有する被試験数子を試験するICテストシステムに関する。 「従来の技術」

1

第2 図は従来のI C C テストンの構成例を設める。I C C テストンステムのはないになっている。 I C F ストンステムかいない 記述された アログラムを憶置 1 1 が配配 などで でいる でいる でいる。

中央処理装置 1 1 には制御線 1 2 を介してハードウェアモジュール 1 3 A 、 1 3 B 、 1 3 C ~ 1 3 N が接続されており、中央処理装置 1 1 がテスト 司 のが で が で が で な で は で かって と かって と かって と かって と が な に 保 で で し る に は 不 で かって と が な 被 し な ま で に が 被 被 験 素子 は 動 か ら か 十 以 上 に も 及 よ し い が な 被 験 素子 は り の へ に は み で に は み で に は る で に は る で に は る で に は る で に は る で に は る で に は る で に は る で に は る で に は る で に は る で に 動 御 さ れる。

その制御信号は、例えば、被試験素子の所定の入力端子に対して 5 . 2 5 V の 医流信号を供給するための 制御信号であり、この制御信号が供給されると、例えば、ハードウェアモジュール 1 3 A は5 . 2 5 V の 直流信号を被試験素子の指定された入力端子に対して供給する。

また、中央処理装置11が出力する制御信号は例えば信号を測定することを指令する制御信号であり、直流電圧を測定するための例えばハードウェアモジュール13日は、この制御信号が供給されると、被試験素子の指定された出力端子に接続され、その信号電圧を測定する。

これ等のハードウェアモジュール L 3 A . 13 B . 13 C ~ 13 N はマイクロプロセッサ 1 4 が組み込まれていてもよい。汎用の論理素子だけで試験回路を組むと膨大な個数の論理素子を必要としても、論理回路の多くの部分をマイクロプロセッサ 1 4 で組むことにより回路基板を小型に構成することができる。この場合のマイクロプロセッサ 1 4 は単なる多数の論理素子の代替えてあり、予め決

3

ールが被試験素子に対して信号電圧を実際に出力 するタイミングまで消算して与えたりする必要が ある。更に、そのハードウェアモジュールの出 特性が直線性からズレている場合には、電圧値を 指定するデジタルデータを予め記憶されている構 正表を参照して補正処理をしたデジタルデータを 出力する必要もある。

また、被試験素子の出力機子からの出力信号を測定する。にしても、の信号に合わせてハードウェアモジュールの測定レンジを変更する。存立レンジを変更して信号を測定し、得られた測定値は必要に応じて補正表により補正処理をする。確定した測定値は所定の判定をし、或いは良否の程度のランク付けをすることもある。

このようなことを数十以上もの入出力端子について、全てを中央処理装置が処理することを要求されるために、中央処理装置が必要とする資算処理の時間が長くなる。従って、ハードウェアモジュールを介して被試験素子に対する信号出力及び

められたシーケンスの処理をするだけであって、 複雑な判断機能を必要とするような使い方はされ てない

「発明が解決しようとする問題点」

中央処理装置はプログラムの解読と実行、つまり、被試験案子の試験を行うための制御信号をハードウェアモジュールなどに出力し、また、被試験素子が出力する信号の例定及び例定結果の良否の判定など、1 Cテストシステムの動作に必要とされるあらゆる演算制御を行う必要がある。

特性、電流信号入力-電圧信号出力特性(I-V特性)或いは電圧信号入力-電流信号出力特性(V-I特性)などを試験するDCテストは、被試験素子の入出力端子の数が多いだけに高速で且つ正確なタイミングのとれた信号の制御取いは信号の測定が要求される。また例えば、テストプログラムに記述されている5.25 Vの信号を被試験素子に供給するにしても、中央処理装置は5.25 Vなる電圧値をデジタルデータ値に検算してハードウェアモジュールに供給したり、ハードウェアモジュールに供給したり、ハードウェアモジュールに供給したり、ハードウェアモジュールに供給したり、ハードウェアモジュールに供給したり、ハードウェアモジュールに供給したり、ハードウェアモジュールに供給したり、ハードウェアモジュールに供給したり、ハードウェアモジュールに供給したり、ハードウェアモジュールに供給したり、ハードウェアモジュールに供給して、ローローに使用を受けませばいませばにある。

4

信号制定のチストの刺額が遅くなり、ICテストシスチムの試験速度を上げることが困難である。 「問題点を解決するための手段」

即ち、それらの下位の各処理装置には、少なくとも1つのハードウェアモジュールがそれぞれ接続され、下位の処理装置のプログラム行の解読実行に伴って出力される制御信号の下に、それらハードウェアモジュールは被試験素子に対する試験信号の発生或いは被試験素子が出力する信号の測定をするように構成される。

「発明の作用」

この発明の構成によれば、上位の処理装置はようストプログラムの行単位での実行する、を決めるだけで、その実行は下位の複数の処理装置に依めまし、プログラム行に記述されている制御内容の実際の解読及び実行はしない。代わって、そのプログラム行の解読及び実行は下位に接続された専用の複数の処理装置によって分散して行われる。

また、被試験案子の特有な細かな排象件に提われることなく、プログラムは行単位で高級言語を用いて簡潔に記述することができ、従って、テストプログラムを作り易く、またプログラム作成時及びその変更時のデバッグが容易である。

「実施例」

野 1 図はこの発明の 1 C テ ストシステムの実施 例を示すブロック図である。この発明の 1 C テ ストシステムは複数の処理装置が階層構造をとって 構成される。即ち、図には示してないが記憶装置 に格納されているテストプログラムの実行するを 観御する上位の処理装置 2 1 と、この上位の処理

7

統されており、上位の処理装置 2 1 は被試験素子に対するテストの進行状態をみながら競出したプログラム行を実行するか否かを決め、実行するを決めたプログラム行の実際の実行は下位に接続された処理装置 2 3 A, 2 3 B, 2 3 C~23 Nの何れかに委ねる。

を処理装置 2 3 A A . 2 3 B . 2 3 C ~ 2 3 N N は は 設 設 表 子 に 供 給 す る テ ス ト 信 号 を へ 2 5 N N を か か ま た の と 5 B . 2 5 B . 2 5 B . 2 5 B . 2 5 B . 2 5 B . 2 5 B . 2 5 B . 2 5 B . 2 5 C ~ 2 5 B . 2 5 C ~ 2 5 B . 2 5 C ~ 2 5 B . 2 5 C ~ 2 5 B . 2 5 C ~ 2 5 B . 2 5 C ~ 2 5 B . 2 5 C ~ 2 5 B . 2 5 C ~ 2 5 B . 2 5 C ~ 2 5 B . 2 5 C ~ 2 5 B . 2 5 C ~ 2 5 B . 2 5 C ~ 2 5 B . 2 5 C ~ 2 5 B . 2 5 C ~ 2 5 B . 2 5 C ~ 2 5 B . 2 5 C ~ 2 5 B . 2 5 C ~ 2 5 B . 2 5 C ~ 2 5 B . 2 5 C ~ 2 5 B . 2 5 C ~ 2 5 B . 2 5 C ~ 2 5 B . 2 5 C ~ 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5 D . 2 5

接置 2 1 に 制御 バス 2 2 を 介 して 接続され、 その上位 の 処理 装置 2 1 の 制 御 の 下 に プログ ラム 行 を 実際 に 実 行 する 下位の 複数 の 処理 装置 2 3 A , 2 3 B 。 2 3 C ~ 2 3 N と、 これ 等 下位 の 処理 装置 2 3 A 。 2 3 B 。 2 3 C ~ 2 3 N に 制 御 縁 2 4 A 。 2 4 B 。 2 4 C ~ 2 4 N を 通 して 制 御 される ハード ウェ アモ ジュール 2 5 A 。 2 5 B 。 2 5 C ~ 2 5 N と で 階層的に 構成される。

即ち、この上位の処理装置 2 1 には下位の複数の処理装置 2 3 A、 2 3 B、 2 3 C ~ 2 3 N が接

8

処理装置 2 3 は上位の処理装置 2 1 からプログラム行の実行を要嘱されると、そのプログラム行を解読し、プログラム行の実際の実行に入る。つまり、処理装置 2 3 は被試験素子に対するテスト信号の入出力をする手順が記述された制御プログラムを、図には示してないが記憶装置に保持しており、与えられたプログラム行の解読結果により

その制御プログラムを読出して、プログラム行に 記述されている信号の入出力制御を行う手順を実 行する。

それらの手頃は、例えば先ず、与えられたプログラム行を解読し、指定されたハードウェアモンュール25に対してアクセスする。続いてテストステータスの変更を行う。それは、従来例ので入りのではりたように、例えば5.25Vの変流信号を被試験素子に供給するための処理である。

また、この発明では、処理装置 2 3 は、上位のの処理装置 2 1 から実行の姿態を受けたプログラム行を解読し、その解読結果に対して、被試験素子に対して予め情報が与えられている機能条件、例えば、最小クロック幅、入力条件、タイミング関係以は禁止条件などをチェックし、機試と発行の破損を招くような信号状態に陥らないように

1 1

されている情報を基に処理装置 2 3 が判断して禁止状態 Q 3 に陥ることがないように制御するようにしてある。従って、被試験素子が禁止されている入出力状態になって破壊されたり戦いは不定状態に陥ることにより被試験素子が誤動作して誤った試験結果が出ることがないように構成されている。

また、処理装置 2 3 は与えられた信号の測定は勿論のこと、必要に応じて測定された信号の例えば直線補正とか、対数曲線補正或いは測定レンジの変更なども行うことができる。このように処理して得られた測定データは基準値或いは関値などと比較され、その良否の判定が行われると共にそれらのデータロギングが行われる。

なお、制御しなければならぬハードウェアモジュール25A、25B、25C~25Nの国路数に応じて下位の処理装置23A、23B、23C~23Nの合数は増減する。上位の処理装置21は、プログラム行に記述されている試験の実際の実行はしないので、10合数いはそれ以上の下位

断しなから被試験素子に試験信号を出力し或いは 出力信号の測定を行う制御をするようにプログラ ムされている。

使って、プログラムを作成する際に、選次その 被試験素子の禁止状態 Q3 を考慮に容れながらプ ログラム行を記述していく必要はなく、予め供給

1 2

の処理装置 2 3 A , 2 3 B , 2 3 C ~ 2 3 N を同 時に解稿することができる。

この発明では、下位の処理装置 2 3 A 、 2 3 B 、 2 3 C ~ 2 3 N が プログラム行を実際 に実行した時に出力する入出力制御信号はハードウェアモジュール 2 5 A 、 2 5 B 、 2 5 C ~ 2 5 N に供給される。ハードウェアモジュール 2 5 A 、 2 6 B 、 2 5 C ~ 2 5 N は供給された制御信号に従って被試験素子の別に指定された人力端子に対してテスト信号、例えば 6 .2 5 V の直流信号が出力され、或いは被試験素子の指定された出力端子からの信号が測定される。

このハードウェアモジュール 2 5 A . 2 5 B . 2 5 C ~ 2 5 N は従来の I C 試験装置と 間様に マイクロプロセッサ 2 6 を含んでいてもよい。 このマイクロプロセッサ 2 6 は、多数の 6 程業子を置き換えた所額判断 観能のない決められたシーケンスを高速に行うものである。 このマイクロプロセッサ 2 6 は汎用のプロセッサが使用され、 G O / N O - G O の動作が予めプログラミングされてい

て、処理装置 2 3 からの命令により被試験案子に 対する信号の入出力を制御することができる。

「発明の効果」

以上に説明したように、従来においては、半導体素子の試験をするに、分割実行が不可能なテストシーケンスを1台の処理装置で処理していたが、

1 5

早くなり、被試験素子に対するテスト、とりわけ DCテストを高速に行うことができる。

また、被試験素子に対するテストプログラムは 高級 言語により行単位で記述することができるの でテストプログラムの変更やデバッグも容易にで きる。

4、 図面の簡単な説明

第1回はこの発明による!Cテストシステムの 実施例を示す構成図、第2図は従来の!Cテスト システムの構成例を示す図である。


11: 中央処理装置、12: 制御線、13: ハードウェアモジュール、14: マイクロプロセッサ、21: 上位の処理装置、22: 制御バス、23: 下位の処理 装置、24: 制御線、25: ハードウェアモジュール、26: マイクロプロセッサ。

特 許 出 願 人 株式会社 アドバンテスト

代 選 入 草 野 卓


この発明によれば、複数の処理装置を階層構成し 、上位の処理装置は専らプログラム行の実行する を制御し、プログラム行の実際の実行は下位の複 数の処理装置で行うように構成した。つまり、上 位の処理装置は高級言語で記述されたプログラム 行の実行の時期の判断と下位の各処理装置への実 行の割り当てる「Cテストシステム全体の有機的 動作を制御し、その制御の下に複数の専用の処理 装置を配設し、プログラム行の実際の実行はその 下位の複数の専用処理装置に分散させる階層構造 での制御を採るようにした。このように分散型ア ーキテクチャによる処理速度の向上と共に、上位 の処理装置に対してはプログラミングが容易な高 級言語が用いられ、その高級官語を理解し且つ金 体的な制御をするに適した言語体系を使用する。 また、下位の処理装置は、上位の処理装置から指 示されてハードウェアモジュールの高速制御に適 した命令語体系を使用したマクロ命令化するよう にした。従って、処理装置によるプログラム行の 解析から制御信号を出力するまでの処理が非常に

1 6



ハードウェアモジュール

ハードウェアモジュール



ハードウェアモジュール